别被 1kHz 参数骗了：为什么 J-test 才是 DAC 时钟设计的“照妖镜”？

在音频圈，我们经常能看到很多 DAC 厂家标榜自己的 THD+N（总谐波失真加噪声） 到了 -120dB 甚至更低，但在发烧友实际听感对比中，这些“参数怪兽”有时却显得数码味重、声音干硬。

很多时候，秘密就藏在 J-test（Jitter Test） 这项测试里。为什么有些机器在 1kHz 正弦波下表现得像个战神，一到 J-test 就“翻车”？今天咱们拆开来聊聊。

一、 1kHz 正弦波：DAC 的“舒适区”

首先我们要明白，标准的 1kHz 或 12kHz 正弦波测试，其实是给 DAC 提供了一个极其理想的环境。

• 信号结构简单：对于现代 Delta-Sigma 架构的芯片，这种单一频率的信号很容易通过超采样和数字滤波处理得非常干净。
• 掩盖了动态干扰：单一频率下，时钟电路的微小抖动（Jitter）往往只表现为基波两侧极窄的“裙边”，如果不刻意拉近频谱看，信噪比数据会非常漂亮。

二、 什么是 J-test？它坏在哪里？

J-test（由音频大牛 Julian Dunn 设计）本质上是一组极端的压力测试信号。它通常由一个高频的正弦波（比如采样率 $F_s/4$ 的频率，在 44.1kHz 下就是 11.025kHz）叠加一个极低电平的方波（$F_s/192$）组成。

为什么要这么设计？
这个低频方波每隔一段周期就会引起数字信号最低有效位（LSB）的翻转。这种翻转会产生极大的数字电流波动。如果一个 DAC 的数字接口（SPDIF/电缆）或者时钟恢复电路（PLL/晶振供电）做得不好，这种数字层面的位翻转就会通过地线干扰、电源耦合直接渗透到模拟输出端。

三、 为什么会在 J-test 下“露馅”？

当你在 J-test 频谱图上看到基频两侧冒出一堆密密麻麻的“胡子”（边带）时，通常是因为以下几个原因：

1. 数据相关抖动 (Data-Correlated Jitter)

这是最常见的问题。在传输 J-test 信号时，数字序列的变化会诱发电路中阻抗不匹配带来的反射。如果 DAC 的输入收发器（如常见的 DIR 接收芯片）抗干扰能力弱，这些数字逻辑的变化就会直接干扰时钟的触发时间。在 1kHz 测试时，数字信号是规则的，这种矛盾被掩盖了；而 J-test 的特定跳变频率正是为了把这种缺陷放大给你看。

2. 电源隔离做得太烂

很多国产“堆料机”喜欢用强悍的运算放大器来刷 THD+N 参数，但在数字供电和模拟供电的隔离上做得一塌糊涂。J-test 中的 LSB 翻转会导致数字电路产生瞬态脉冲电流，如果电源滤波电容的 ESR（等效串联电阻）不够低，或者供电轨没有彻底分离，这些脉冲就会调制到音频信号上。

3. 晶振的相位噪声被低频调制

有些 DAC 使用了看似参数很高的晶振，但其辅助电路（如供电和地路）容易受到低频噪声影响。J-test 那个 250Hz 左右（$F_s/192$）的调制信号，正好落在了人耳敏感的频带内。如果频谱图中基波两侧出现了明显的对称尖峰，说明时钟已经受到了电力干扰或串扰。

四、 听感上的区别

• 1kHz 参数好，J-test 差：声音往往听起来很“亮”，但这种亮是尖锐、毛糙的。声场扁平，乐器之间的结像模糊，听久了容易产生“听觉疲劳”。
• J-test 表现稳健：背景极其宁静（所谓的“黑”），高频泛音自然且细腻，空间感定位准确。

五、 总结

对于一台优秀的 DAC 来说，THD+N 决定了它的下限，而 J-test 决定了它的上限。

现在的厂家都很聪明，知道大家爱看仪表盘上的 1kHz 成绩单，所以会针对性地做模拟端的“美颜”。但 J-test 是无法通过模拟端掩盖的，它考验的是数字电路布局、PCB 走线、地线阻抗管理以及电源质量。

下次看测评时，别只盯着那几个 0，多看看 J-test 频谱图够不够干净。如果基波两侧出现了“仙人掌”一样的边带，哪怕它的失真率标到小数点后五位，也请慎重考虑。