PCB布线
-
PCB布线中时钟抖动控制秘籍：走线长度、阻抗匹配与端接实战解析
大家好，我是“PCB老兵”。今天咱们聊聊PCB布线中一个让很多工程师头疼的问题——时钟抖动（Jitter）。时钟抖动对于高速数字电路来说，简直就是性能杀手，轻则影响系统稳定性，重则导致系统直接罢工。所以，控制时钟抖动，是每个PCB设计工程师的必修课。 什么是时钟抖动？ 在深入探讨如何控制时钟抖动之前，咱们先来搞清楚时钟抖动到底是个啥。简单来说，时钟抖动就是指实际时钟信号与理想时钟信号之间的时间偏差。理想的时钟信号，就像一个完美的节拍器，每个节拍之间的时间间隔都是完全相等的。但现实中，由于各种因素的影响，时钟信号的每个节拍之间的时间间隔会发生微小的变化，这就...
-
并联稳压PCB布线深水区：从EMC与环路面积聊聊，为什么“单点接地”能救活你的前级底噪
在发烧音频DIY或者前级放大器设计中，很多人都经历过这种痛苦：用了指标极高的运放或分立管，电源也用上了号称“声音鲜活、内阻极低”的并联稳压（Shunt Regulator，比如常见的Salas、Kubota等架构），但通电后扬声器里总能听到讨厌的沙沙声、工频哼声或高频啸叫。 拼命换电容、换电阻，甚至把变压器用屏蔽罩罩起来，噪声依然如骨附髓。其实，大部分人的问题根本不在电路原理图上，而是在PCB排版（Layout）中，特别是在 并联稳压的电流回路 与 地线连接方式 上。 今天我们从电磁兼容（EMC）和环...